Si bien hay un anuncio de Zen 3 entrante, estamos obteniendo algunos detalles clave antes del anuncio de octubre gracias a los documentos de desarrollador filtrados. Si bien esta filtración no muestra la imagen completa de cómo se verá Zen 3, sugiere que debería ser otra serie de CPU sólida para AMD con muchas mejoras generacionales.
El usuario de Twitter CyberPunkCat ha filtrado documentos supuestamente confidenciales que parecen ofrecer detalles sobre los cambios a Zen 3 que vendrán con la serie de escritorio Ryzen 4000, cuyo nombre en código es "Vermeer".
Sabemos que AMD está quitando las envolturas de Zen 3 en octubre , y los detalles que se encuentran en los documentos reiteran algunas cosas que ya sabemos, al tiempo que ofrecen bits de nueva información. El documento parece ser una Referencia de programación de procesador (PPR) para la Familia 19h de AMD, Modelo 21h B0, que sería Zen 3. Las arquitecturas Zen + y Zen 2 anteriores pertenecen a la Familia 17h de AMD, con varios modelos y revisiones.
AMD generalmente pone este tipo de documentación a disposición de los desarrolladores después del lanzamiento, por lo que no es exactamente información privilegiada. Además, este tipo de documentos para desarrolladores tienden a circular fácilmente, solo pregúntele a Intel .
Los cambios más notables en Zen 3 parecen estar ocurriendo en la configuración de CCD / CCX. Zen 3 seguirá haciendo uso de un MCM (módulo multichip), o diseño de chiplet, que utilizará dos CCD y un dado de E / S. Solo habrá un CCX por CCD, y este CCX constará de ocho núcleos capaces de ejecutarse en modo de un solo hilo (1T) o en modo SMT de dos hilos (2T). Entonces, eso es 16 hilos en total por CCX.
Esto puede sugerir que las partes de Zen 3 alcanzarán un máximo de 16 núcleos, de la misma manera que el Ryzen 9 3950X . Sin embargo, tendremos que esperar y ver que AMD puede tener algunos trucos bajo la manga.
Además, AMD está reelaborando su subsistema de caché. Habrá un total de 32 MB de caché L3 (a diferencia de los 16 MB por CCX con Zen 2) compartidos en los ocho núcleos del CCX. Si bien Zen 2 ofrecía 32 MB de caché L3 por CCD, tenía que compartirse entre dos complejos separados. También hay 512 KB de caché L2 por núcleo dentro del CCX, para un total de 4 MB de caché L2 por CCD.
Crédito de la imagen: CyberPunkCat
Curiosamente, AMD también está reforzando el Scalable Data Fabric (SDF), que es la columna vertebral de comunicación de Infinity Fabric responsable del transporte de datos y coherencia entre núcleos, controladores de memoria y otros elementos de E / S. Los documentos señalan que la SDF ahora puede manejar 512 GB por canal DRAM. Parece que también podría haber algunos cambios menores en Scalable Control Fabric (SCF), que es la otra mitad de Infinity Fabric que maneja principalmente la señalización.
En otros lugares, Zen 3 parece estar aumentando la interfaz de memoria con dos controladores de memoria unificados (UMC), cada uno de los cuales admite un canal DRAM y cada canal admite dos DIMM. También habrá soporte para DDR4-3200, que fue compatible de forma nativa con Zen 2. Parece que Zen 3 mantendrá en su mayoría las mismas características y conectividad para Fusion Controller Hub (FCH) que estaban presentes en Zen 2.
Además de algunos baches de velocidad generacionales, parece que Zen 3 pulirá aún más el enfoque MCM de AMD, centrándose en mejorar la coherencia y la latencia bajo el capó. También esperamos una mejora medible de IPC con respecto a las piezas de Zen 2.
